一、什麽（me）是 PCB 設計中的 EMC電磁兼容 和 EMI 電磁幹擾？

1、EMC 電磁兼容

EMC 是電磁兼容的簡稱。PCB 中的（de） EMC 是電（diàn）路板在其電磁環境中工作而不會（huì）對周圍（wéi）的其（qí）他設備產生難以忍受的電磁幹擾的能力。

一般來說，實現符合 EMC 的設計，工程（chéng）師必要要考慮三個基本方麵：

• 產生不需要的電磁輻射及其傳播

• 設計或組件各（gè）自易（yì）受電磁幹擾的脆弱性（xìng）

• PCB 設（shè）計不應對其自身造成無法（fǎ）容忍的電磁幹擾

簡單的說（shuō），EMC 就是電子係統在共同的電磁環境下運行的能力，首先不受其他係統的影響，其次，不受其他係統的幹（gàn）擾，最後，不受自身的幹（gàn）擾。

2、EMI 電磁幹擾

EMI 是電磁幹擾的簡稱。

EMI 指電磁波（bō）從（cóng）其他設備或自（zì）然來源對一個設備的負麵影響或破壞。EMI 也稱為電磁噪聲。每個（gè）工程（chéng）師（shī）都應該遵循 EMC 配置標準，以將 EMI 總（zǒng）量及其影響降至最（）低（dī）。

在印刷電路板上，有各種潛在的幹擾源，可能會（huì）導致以（yǐ）下類別的各種潛在影響：

• 傳導發射（信號和電源完整性）

• 輻射（shè）發射

• 抗輻射和（hé）傳導發射

• 靜電（diàn）放電

二、 避免 PCB 設計中出現 EMC 和 EMI 的 9 個技巧

1、地（dì）平麵

因為所有電（diàn）路都需要接地，所以接地層是預（yù）防 EMI 的第一防線。有以下措施可以（yǐ）減（jiǎn）少 EMI：

• 增加接地（dì）區（qū）域

在 PCB 內部盡可能多地增加接地區域，可（kě）以通過接地的區域有效地分散、減少流出和串擾（rǎo）。如果接地層太少，完（）全可以添加一層（céng）。

• 接地層

特別（bié）是在（zài）多層 PCB 中，接地層是非常（cháng）重要的，較高的阻（zǔ）抗水平通常是由偷銅和散列接地層引起的。

• 每個組件都應該連接到地平麵

每個組件都應該連接到接地平（píng）麵或者接地點。

• 去耦電容

如果（guǒ）設計包含去耦電容，則需（xū）要連接到接（jiē）地層，可以通過減小環的幅度來減小返回電流。

• 接地層（céng）直接放置在帶有信號跡線的平麵下方

這個平（píng）麵（miàn）可以屏蔽（bì） EMI，提供電感和低電阻（zǔ）公共接地。對於某些（xiē）區域，可能需要隔離接（jiē）地，以使接地電流無法流過該部分。

• 數字地和模擬地要分開

如果電路板上既有模擬電路（lù）又有線性電路，則應（yīng）相互隔離。低頻（pín）電（diàn）路應（yīng）該更多地依賴單點並聯接（jiē）地。當實際走線過程中出現問題時，可以先進行（háng）部分串聯接地，再（zài）進行並聯接地。高頻電路往（wǎng）往依賴於多點串聯接地，接（jiē）地線應短而粗（cū）。網格狀銅箔（bó）應大量應（yīng）用在高頻元件周圍。

• 地線盡可能粗

接地線（xiàn）應（yīng）盡可能粗，以便通（tōng）過大於 PCB 允許電流兩（liǎng）倍的電流，以增加抗噪性。如果采用灌銅做地線，應避免死銅。此外，功能相近的銅線應（yīng）通過粗引線相（xiàng）互連接，以保證地線的質量，同時降低噪聲。

• 接地係統長（zhǎng）度應保（bǎo）持在最短（duǎn）

接地係統長度應保持在最短，以防止電（diàn）感成為問題。在低頻下，這種影響會變得非（fēi）常顯著。粗線可以提供幫助，以（yǐ）及在 PCB 上使用帶有關鍵軌道的接（jiē）地（dì）層。

• 地線形成（chéng）閉環回路

對於僅包含（hán）數字電路的電（diàn）路板，可以通過將接地電（diàn）路設計成圓（yuán）形回路來提高抗噪聲能力。

2、電源設計（jì）

不恰當的電源設計會導致產生較大的噪聲，最終降低產品的性能。導致電（diàn）源不穩定的兩個主要因素：

1）在高速開關狀態（tài）下，瞬態交流電流過大

2）電流（liú）回（huí）路（lù）上存在電感

因此，PCB 設計中應充分考慮電源的完整性，還需要遵循以下規則：

• 電源去耦濾（lǜ）波設計

在 IC 芯片電源（yuán）兩（liǎng）端橋接一個電容為 0.01μF 至 0.1μF 的去耦電（diàn）容，可以顯著降低整個電路板的噪聲和浪湧電流。完成電（diàn）流補償後（hòu），去耦電（diàn）容越低越好（hǎo）。由於引線電感低，因此應最佳使用安裝電容。

對（duì）電源進行濾（lǜ）波最（）有效的方法是（shì）在交流電源線處布置濾波器。為防止引線相互耦合或產生環（huán）路，濾波器的輸入和輸出線應從電路板的（de）兩側引（yǐn）出，引線應盡可能短。

• 電源保護（hù）設（shè）計

電源保護設計涵蓋過流保護、欠壓報（bào）警、軟啟動和過壓保護。通過熔斷器的應用（yòng），可以在 PCB 的功（gōng）率部分實現過流保護。

為了防止熔（róng）斷器在熔化過程中（zhōng）影響（xiǎng）其他（tā）模塊，輸入電壓也應設（shè）計為保持電容。

為防止過電壓（yā）意（yì）外損壞元器件，應通過放電管、壓敏電阻等保護裝置在配電（diàn）線與地電位之間建立（lì）等（děng）電位（wèi），實現過電壓（yā）保護。

3、PCB 布局

• PCB 尺（chǐ）寸

必須考慮 PCB 尺寸。當（dāng）涉及到超大尺寸（cùn）的電路板時，隨著（zhe）阻抗的（de）增加、抗（kàng）噪能力的降低和製造成本的上升，走線必須走很長（zhǎng）一（yī）段路。

當電路板尺寸特別小時，會（huì）造成（chéng）散熱問題，並且相鄰走線之間容易發生串擾。推薦的 PCB 尺寸為長寬比為 3:2 或 4:3 的矩形。此外，當板材尺寸超過200mm*150mm時，應考慮板材收回的機械強度（dù）。

• 避免直角

過孔、走線等部分避（bì）免 45° 到 90°，走線達到超過 45 °時，電容會（huì）增加（jiā）。

結果，特性阻抗發生（shēng）變化，導致反射，這種反射（shè）會導致 EMI。你可以通過修整需要轉角的走線或通過兩（liǎng）個或多個 45 度（dù）或更小的角度對它們進行布線來避（bì）免此問題。

• 保持信號分（fèn）離

數字電（diàn）路、模擬電路和噪聲源應獨立放置（zhì）在（zài）板上，高頻電路應與低頻電路隔離。此外，應（yīng）注意強（qiáng）弱信號的分（fèn）量分布和信號傳輸方向問題。

• 盡可能增加走線（xiàn）寬度

更寬的走線尺寸可（kě）有效減少輻射發射。

• 使電流回路（lù）盡可能小

使返回電流路徑盡可能短，並沿著電阻最小的路徑布線。返回路徑的長度應與傳輸跡（jì）線（xiàn）的長度大致相同或更短。

• 謹慎使用過孔

過（guò）孔在 PCB 設計中是必要的，因為它（tā）們可以在（zài）布線時利用電路板中（zhōng）的多個層。但（dàn）是（shì），在使用它們時必須小心。

通孔（kǒng）將其自身的電感和電容效應添加到混合物中，由於特性阻抗的（de）變化可能導致反射。過孔也會增加走線（xiàn）長度，這需要匹配。盡可能避免使用過孔作為差分走線。

4、元器件放置

• 分離模擬和數字組件

與走線一樣，始終將（jiāng）模擬和數字（zì）電路和組件分開。將模擬電路和（hé）數字電路放置得很近可能會導致串擾等問題。

為避免這種（zhǒng）情況（kuàng），請使用屏蔽、多層和單獨的接地（dì），使模擬和數字信號盡可能遠離彼（bǐ）此（cǐ），一（yī）般來說，最好將模擬信號（hào）和數字信號完（）全分開。

• 小（xiǎo）心高速組件

越快越小，它可能產生的 EMI 量就越大。你（nǐ）可以（yǐ）通過屏蔽和過濾來對抗這種自然（rán）的 EMI。

1）可以（yǐ）在電路板（bǎn）設（shè）計中將（jiāng）高速組（zǔ）件與其他組件分開。

2）另一（yī）個要采取的措施是保持高速（sù）信號和時鍾盡可（kě）能短，並與接地層（céng）相鄰。這（zhè）些（xiē）措施有助於將串擾、噪音和輻射水平控製在可接受的水（shuǐ）平（píng）範圍內。

• 組件根據相同的分類進行放置

兼容的（de）組件應獨立放（fàng）置（zhì），以確保組件在空間中不會相互幹擾。

• 重量超過（guò） 15 克的組件在被支撐固定之前不應進行焊接

不應該組裝又大又重（chóng）且產生大量熱量的組件，相反，應該組裝在成品盒子的（de）底板上。此外，必須保證散（sàn）熱，並且熱（rè）敏組件應遠離產生熱（rè）量的（de）組件。

• 優（yōu）先選用 IC 元件

與分立元件相比，IC元件具有封裝優良、焊點少、故障率低等優點，應優先選用。此外，應選擇信號斜率相對較（jiào）慢的器件，以減少信號（hào）產生的高頻部分。表麵貼裝器件的應用（yòng）可以減少走線長度，降低阻抗並提高 EMC。

• 敏感元件放置

敏感信號元件（jiàn）應遠離（lí）電（diàn）源和大功率設備，敏感信號線絕不允許（xǔ）穿過大功率設備。熱敏元件應放置在遠離（lí）熱器件的位置，而溫度（dù）敏感元件應放置在溫度最（）低的（de）區域（yù）。

• 高電（diàn）位差元件放置

高（gāo）電（diàn）位差元件之間的距離應加大，以免發生短路。另外（wài），大功率（lǜ）元器件應盡量布置在測試時手摸（mō）不到的地方，並經過絕（jué）緣保護。

5、PCB 層數設計

• 適當（dāng）的 PCB 層數（shù）

在層（céng）數方麵，單層 PCB、雙層 PCB 和多層 PCB 。

單層 PCB 和（hé）雙層 PCB 適用（yòng）於中低密（mì）度（dù）布線或低完整性電路。基於製造（zào）成本的考慮，大多數消費電子產品依賴於單層 PCB 或雙（shuāng）層 PCB 。然而，由於它們的結構缺（quē）陷，它們都會產生大量（liàng）的EMI，並（bìng）且它們對外部幹擾也很敏感。

多層 PCB 往往更多地應用於（yú）高密度布線和高完整性芯片電路。因此，當信號頻率較高且電子元件分布密集時，應選（xuǎn）擇至少 4 層的 PCB。在多層 PCB 設計中，電源（yuán）層和地層應專門布置，信號線（xiàn）和地線之間（jiān）的距離要減小。

結果，所有信號的環路麵積都可以大大減小。從 EMC 的角度來看，多層 PCB 能夠有（yǒu）效降低（dī）輻射，提高抗幹擾能力。

• 單層 PCB 設計

單層 PCB 通常工作（zuò）在幾百 KHz 的低頻，因為許多高頻設計條件受到（dào）低頻限製，例如缺乏RF電路返回（huí）和完（）全閉合所（suǒ）需的控製條（tiáo）件，明顯（xiǎn）的線路趨膚效應或不可避免（miǎn）的磁性和環形天線問題。

因此，單層 PCB 往往對射頻幹擾（如靜電、快速脈衝、輻射或傳導（dǎo）射頻）敏感。在單層 PCB 設計中（zhōng），沒有考慮信號完整性和端子匹配。首先（xiān）是電源和地線設計，然後是應該放置在地線旁邊的高風險信號設計。越近越（yuè）好。最後是（shì）其他線條的設計。

具體設計措施（shī）包括：

1）必須保證電源線和地線沿關鍵電路信（xìn）號網絡中的電源箱接地點。

2）應根據子功能進（jìn）行走（zǒu）線布線（xiàn），並且必須嚴格考（kǎo）慮敏感組件和相（xiàng）應的 I/O 端子和連接器的設計要求。

3）關鍵信號網絡中的所（suǒ）有元件應相鄰放置（zhì）。

4）當（dāng） PCB 需要多個接地（dì）點時，確保這些（xiē）點相互連接，並包括連接方法設計（jì）。

5）對於其他（tā）線路布線，RF 返回路徑清晰通過（guò）。

• 雙（shuāng）層/多（duō）層（céng） PCB 設計

1）關鍵電源層（céng）應與相（xiàng）應的接（jiē）地層相鄰布置，並產生（shēng）耦合電容。關鍵電源層與PCB去耦電容配合，有利於降低電源（yuán）層的阻抗，獲得良好的濾波效果。

2）相鄰平麵上的關鍵信號不允許穿過分裂區，以阻止信號環路擴大，以（yǐ）減少強輻射，降低幹擾靈敏度。

3）時鍾信號、高頻信號和高速信號等關鍵信號（hào）需要相鄰的接地層。例如（rú），與接地平麵相鄰的信號平麵可以被視為信號路由的（de）最佳平麵，從而可以縮小信（xìn）號環路麵積和屏蔽輻射。

4）電（diàn）源平（píng）麵應小於接地平麵。

6、EMI 屏蔽

屏蔽和濾波（bō）可以將 EMI 的影（yǐng）響降至（zhì）最（）低。一些屏蔽（bì）和過濾選項（xiàng）包括（kuò）：

• 組件和（hé）電路板屏蔽

物理屏蔽是封（fēng）裝整個或部分電路板的金屬封裝。目標是防（fáng）止 EMI 進入電路板的電路，具體方法因 EMI 來源而（ér）異。

對於來自（zì）係統內部（bù）的 EMI，組件屏蔽可用於（yú）封（fēng）裝產生 EMI 的特定（dìng）組件，從而連接到地，減小天線環（huán）路尺寸並吸收 EMI。其他屏蔽可能會（huì）包裹整個電路板，以防止來自外部來源的 EMI。

例如，法拉第籠是一種厚厚的保護（hù）外殼，旨在阻擋射頻波。這些設備通常由金屬或導電泡沫製成。

• 低通濾波

有時，PCB 可以（yǐ）包括低通濾波器以消除組件中的高頻噪聲。這（zhè）些濾波器抑（yì）製來自（zì）這些部分的噪聲，允許電流在返回路徑上繼續而不受幹（gàn）擾。

• 電纜屏蔽

傳輸（shū）模擬和（hé）數字電流的電纜會（huì）產（chǎn）生最多（duō）的 EMI 問題，屏蔽這些電纜並將它們前後接地有助於消除 EMI 幹（gàn）擾。

7、跟蹤路由

• 對（duì）輸出相同但方向相反的電（diàn）流信（xìn）號（hào）進行並聯布局，以消除磁幹擾。

• 應最大限度地減少印刷引線（xiàn）的不連續性。例如，引線寬度不應突然變化，引線角超過 90°。

• EMI 大多由時鍾信號線產生（shēng），在走線過程中時鍾信號線應靠（kào）近接（jiē）地回路。

• 由於時鍾引線、行驅動（dòng）器或總線驅動器的信（xìn）號線通常承載（zǎi）較大的瞬（shùn）態電流，因此印刷（shuā）引線（xiàn）應盡可能短。對於（yú）分立元件，印（yìn）刷引線寬度可以達到大約 1.5mm。然而，對於 IC，印（yìn）刷引線的寬度應在 0.2mm 至 1.0mm 之間。
  

• 避免在熱器件周圍或大電流流過的引線周圍（wéi）使用大麵（miàn）積銅箔，否則產品長時間處於熱環境（jìng）中（zhōng）可能會導致銅箔膨脹或掉落等問題。如果必（bì）須使用大麵積的銅箔，最好利用（yòng）柵格，這樣有利於消除銅箔與基板熱粘合產生的逸出氣體。

• 焊盤中心（xīn）的過孔孔徑應適當大於元件引腳的孔徑。如果焊（hàn）盤太大，往往會產生幹（gàn）焊。

8、路由設計

為（wéi）了最大限度地減少輻射幹擾，應選擇多層 PCB，內層（céng）定義為電源層和接地層（céng），以降低電源電路阻抗，並（bìng）在信號線產生均勻接地層的情況下阻止公共阻抗噪聲。它通過改善信（xìn）號線和接地層（céng）之間的分布電容，在阻止輻射方麵發揮著關鍵作用。

• 電源線（xiàn）、地線和電路板上的（de）走線對高頻信號應保持低阻抗。當頻率（lǜ）保持如此高時，電源（yuán）線、接地線和電路板走線都成為負責接收和發射幹擾的小天線。為了克服這種幹擾，與增加濾波（bō）電容相比（bǐ），降低電源線、地線和電路板走線（xiàn）所具有的高頻阻抗更為重要。因此（cǐ），電路板上的走（zǒu）線應短而粗且排列均勻。

• 電源線、地線和印刷（shuā）走線應適（shì）當布置，使（shǐ）其短而直，以盡量減少信號線和返回線形成的環路麵積。

• 時（shí）鍾發生器應盡可能靠近時鍾設備。

• 石英晶體振蕩器的外殼應接地。

• 時（shí）鍾域應由接地（dì）線環繞，時鍾（zhōng）線應盡（jìn）可能短。

• 電路板應采用45°而不是90°的折線（xiàn），以減少高頻信號的傳（chuán）輸（shū）和耦合（hé）。

• 單層PCB和雙層PCB應采用單（dān）點接電源和單（dān）點接地。電源線和接地線都應（yīng）盡（jìn）可能粗。

• I/O 驅動電路應靠近電路板邊緣的連接器。

• 關鍵線要盡量（liàng）粗（cū），兩邊要加保護地，高速線路應短而（ér）直（zhí）。

• 組件引腳應盡可能短，這尤其適用於去耦電容器，使用無引腳的安裝電容。

• 對於 A/D 元件，數字部分和模擬部分的地線不能交叉。

• 時鍾、總線和芯片選（xuǎn）擇（zé）信號（hào）應遠離 I/O 線和（hé）連接器。

• 模擬電（diàn）壓輸入線、參考電壓端應遠離數字電路信號線，尤其是（shì）時鍾。

• 當時鍾線與 I/O 線（xiàn）垂（chuí）直時，幹擾比與 I/O 線平行時更小。此外，時鍾組件引腳應遠離 I/O 電纜。

• 不應（yīng）在石英晶體或對（duì）噪聲敏感的設備下進行跟蹤。

• 切勿在弱（ruò）信號電路或低頻電路周圍（wéi）產生電流回路。

• 任何信號都不應該產生循環。如果必須安排一個循（xún）環，它應該盡可能（néng）小。

9、去藕和接地（dì）

• 解耦設計

由電感和電容組成的低通濾波器能夠（gòu）濾除高頻幹擾信號（hào）。線路上的寄生（shēng）電感會使供電速度變慢，從而使（shǐ）驅動器件的輸出電流下降。

去耦電容的適當放置和（hé）電感電容儲（chǔ）能功能的應用，使得在開關（guān）的（de）瞬間為器件（jiàn）提供電流成為可能。在直流回路中，負載變化會引起電源噪（zào）聲。去耦電（diàn）容配置可以阻止（zhǐ）由於負載變化而產生的噪聲。

• 接地設計

對於電子設備，接地是控製幹擾的關鍵方法。如果接地與屏（píng）蔽措施正確結合，大部分幹擾問題（tí）都會得（dé）到（dào）解決。