如何做（zuò）好EFT/ESD問題的測（cè）量和定位

在進（jìn）行標準的eft/esd測試時（shí），把（bǎ）幹擾脈衝從設（shè）備外部耦合到內部，同時監視設備的工作狀態。如（rú）果設備沒有（yǒu）通過這些標準的測試，測試本身幾乎不能（néng）提供任（rèn）何如何（hé）解決問題的信息。 怎樣做好eft/ esd問（wèn）題的（de）測量和定位，並且要想（xiǎng）定位被測物（wù）(eut)對突發幹（gàn）擾敏（mǐn）感的原因和位置，必須進（jìn）行信號測量（liàng）。但是如果采用示波器進行測量的話，eut內部（bù）的幹擾會產生變化。例如圖1中，使用金屬導線的探頭連（lián）接到示波（bō）器（qì），會形成一個額外的（de）幹擾電（diàn）流路徑，從而影響測試結（jié）果，很難定位產生esd/eft問題的原因。

圖1 用示（shì）波器測量eft/esd 怎樣做好（hǎo）eft/ esd問題（tí）的測量和定位，我們先要了解eft/esd幹擾電路正常工作的（de）機理。 在進行eft/esd等抗擾度測試時（shí），需要把相應的突發幹擾施加到（dào）eut的電源線，信號線或者機（jī）箱等（děng）位置。幹擾電流會通過電纜或者機箱，流入eut的內部電路，可（kě）能會（huì）引起eut技術指標的下降，例如幹擾音頻（pín）或視頻信號，或（huò）者引起通信誤碼等；也可能引起係統（tǒng）複位（wèi），停止工作，甚至損壞器件等。 電子產品的抗幹擾（rǎo）特性，取（qǔ）決於其pcb設計和集成電（diàn）路的敏感度。電路對eft/esd信號敏感的位置，一般能被（bèi）很好的定位。形成這些"敏感點"的原因，很大程度上取決於gnd/vcc的（de）形（xíng）狀以及集成（chéng）電路的類型和製造商。 實踐發現，怎樣做好eft/ esd問題（tí）的測（cè）量和定位（wèi），產生eft/esd問題（tí）的主要的原因是，幹擾電流的主要部分會流（liú）入低阻抗的電源係統。幹擾電流能通過直接的連接進入gnd係（xì）統，再由線路連接，從另外一個地方耦合出來；幹（gàn）擾電流也能（néng）通過直接（jiē）連接進入gnd係（xì）統，然後通過和金屬（shǔ）塊(例如機箱)等物體的（de）容性耦合方（fāng）式，以電場的方式(場束（shù）)耦合出來。

圖2中，幹擾脈衝電流i通過電纜或者電容滲透到pcb內。由（yóu）幹擾電流（liú）產生電場幹擾(電場（chǎng）強度e)或者磁場幹擾(磁場強（qiáng）度b)。磁脈衝場b或電脈衝場e是影響pcb主要的基本元素，一般來說，敏感點要麽僅對（duì）磁場敏感（gǎn），要麽僅對電場敏感。 幹擾電流i通過電源線注入到設備內部。由於旁路電容c的存在，一部分電流ia離開了被（bèi）測（cè）物，內部的幹擾電流ii被減少了。圖中所示的由幹擾電流ii產生（shēng）的磁場（chǎng）b會（huì）影響它（tā）周圍幾厘（lí）米範圍（wéi）內（nèi）的電路模塊，一般電路模塊內隻會有很少的信號線會（huì）對磁場b敏感。 需要注意，磁場不僅（jǐn）僅由電源線電纜上幹擾電流i以及排狀電（diàn）纜（lǎn）上的電流產生（shēng），旁（páng）路電容c的電流路徑（jìng）以及內部（bù）gnd和vcc上的電流，會擴大幹擾範圍。 在電源係統(主要是gnd)上流動（dòng）的幹擾電流，產生的很（hěn）強的寬（kuān）頻譜電磁場，能幹擾其周圍幾厘米範圍內的集成電路或者信（xìn）號線，如果敏感的信號線或者器件，例如複位信（xìn）號、片選信號、晶體等，正好放置（zhì）在幹擾電流（liú）路徑周圍（wéi），係統就可能（néng）由此引起各種不穩定的現象。 一般情況下（xià），一塊pcb上隻會存在（zài）少量（liàng）的敏感點，而且每個敏感點也會被限製在很少的區域。在把這些敏感點找（zhǎo）出來，並采取適當的手段後，就能提高產（chǎn）品的抗幹擾性能。 由（yóu）此可見，怎樣做好eft/esd問題的測量和定位，為了定位eut不能通過eft/esd測試（shì）的原因，我們就必須首先找出這些突發幹擾在（zài）係統內部的電流路徑，再找出該路徑周圍存在哪些敏感的信號線和器件(敏感點)，之後可以采（cǎi）取改善接地係統以改變電流路（lù）徑，或者移動敏感信（xìn）號（hào）線和器件的位置等方法，從根本上以低的成本解決eft/esd問題。