高頻（pín）噪聲模擬器關於（yú）“信（xìn）噪比”的講解

　　NOISEKEN高頻噪聲模擬器滿足日本JIS工業標準，大電壓2kV，頻寬大可達1μs，內置單相耦合去耦網絡，增加選件，可做各種各樣的測試。使用浮地的產生（shēng）電路，使安裝配線更加簡單；短路插（chā）頭（tóu）跟換插接位置，就（jiù）能夠進行差模/共模切（qiē）換；試驗器（qì）中內置有（yǒu）50Ω終端器，無需增加阻抗，配（pèi）線簡單；在主機上就可進行重複周期、相位的設置。

　　對於“信噪比”指（zhǐ）的是信號電（diàn）壓對於噪聲電壓的比值，通常用符號S/N來表示（shì）。

　　由於在一般情況下，信號電壓遠高於（yú）噪聲電壓，比值非常大，因此，實際計算攝（shè）像機信噪比的（de）大小通常都是對均方信號電壓與均方噪聲電壓的比值取以10為（wéi）底的對數（shù）再乘以係數20，單位用dB表示。

　　信噪比可在（zài）放大（dà）電路末（mò）端采（cǎi）用高精度噪聲計測量（liàng），也可采用軟件（jiàn）將A/D轉換數據通過采樣計算實現。對噪聲的抑製應從前向通道原理設計、軟件（jiàn）設計、PCB設計、接線設計（jì）等方麵入手。原理設計應（yīng）從電源噪聲抑製、多級放大器設計（jì）、濾波設計考慮。

　　1.電源噪聲抑製：首先主電（diàn）源應（yīng）將100Hz以下接近工頻幹擾的噪聲濾除，其次采用多（duō）路電源分別供（gòng）電設計，區分數（shù）字電路、驅動電（diàn）路、模擬電路、前置級小信號（hào）放大電路，小信號電路應采用多級濾波濾除各頻段（duàn）的高（gāo）頻噪聲信號。

　　2.采用低（dī）噪聲多級放大電路，可（kě）以避免電源噪聲和係（xì）統噪聲的從一次前置放大器的一次放大，提高信噪比，另外盡量采用差分輸入輸出，降低（dī）共模幹擾。

　　3.係統噪聲主要是高頻噪聲，傳感器（qì）端也經常形成各（gè）種非信號頻段的高低頻幹擾，應在（zài）前向通道電路適當添（tiān）加（jiā）各種高Q值信號濾（lǜ）波電路。

　　4.另外一些專（zhuān）項電路常采用抗幹擾設計，例如CCD前向通道的相關雙取樣電路。

　　軟件設（shè）計比較容易實現各頻段的高Q值濾波，同（tóng）時有些幹擾信號與有（yǒu）效（xiào）信號頻段、幅值（zhí）近似時，可采用軟件算法實現去除（chú）幹擾雜波並進行有效波形的（de）擬合補償，以保證整機的性能指標。

　　PCB設計主要是電磁兼容設計，主要從布局（jú）開始，將強弱（ruò）信號電路（lù），數字模擬電路盡量隔離分開，方便分開布（bù）線，電源/地線應分別布線，後匯集在總電（diàn）源，弱信號電路應（yīng）盡量靠近總電源，弱信號線應盡量短、盡量加地線隔離，依據信號頻段的不同合理選擇信號線和電源線的寬（kuān）度，並合理選擇添加屏蔽罩。

　　接線設計（jì）應盡量合理走線，將強信號線（xiàn）與弱信號線隔離，弱信號（hào）線應盡量端並適當加屏蔽，並合理屏蔽接地。在結構設計時應盡量采用常（cháng）規電（diàn）磁兼容、防靜電設計手段，盡量將（jiāng）接（jiē）口按強弱信號電路隔離設計，以方便PCB設計和接線設計。